Verilog

シミュレーション環境等

Icarus
• コンパイル/シミュレーション環境のインストール (WSL Icarus)
• Icarus  verilog のオプション
  
• Icarus Verilog でのシミュレーション環境

Vivado
• WSL に Vivado をインストールする
• WSL (Debian) にVivado ML をインストールする
• Vivado ML (2021.1) で source が 開けない
  
• Vivado の コマンドラインでのシミュレーション環境
• Vivado で SVA(アサーション) を試す
• Vivado で SVA(アサーション) を試す 2
• Vivado GUI でのシミュレーション手順
• Vivado (GUI) メモ 
  

Verilator
• Verilator の インストール 

verilog の 書式等

• 基本構造
• module のパラメタライズ
• SystemVerilog での記述 
  

verilog の記述例

• よく使用する RTL 記述
• 多ビット信号の配列 (二次元配列) 
• 多ビット信号の配列(二次元配列)と入出力ポート
• セレクタ(マルチプレクサ) の記述 いろいろ
• ビットシフト の記述
  
• 乗算器
• 除算器
• 除算器２( 商を 固定小数点化 )  
• 擬似乱数生成
  

アサーション

• SVA による検証概要
• SVA の property 記述概要
• SVA の演算子
• Vivado で SVA(アサーション) を試す